王伶俐
王伶俐
博士 IET IEEE会员
简介:
英国爱丁堡Napier大学博士，副教授，硕士生导师，IEE/IET，IEEE会员，英国工程与技术协会IET上海分会秘书兼司库（Honorary Secretary/Treasurer）。1990年毕业于浙江大学西溪校区物理系，并留校工作。1997年毕业于浙江大学电子工程系电路与系统专业，获工学硕士学位。2000年底在英国爱丁堡 Napier大学工程学院获博士学位。出国前曾讲授浙江大学电子工程系研究生课程。出国后主要从事EDA软件的开发和研究，并在可编程芯片供应商Altera公司工作4年多。2005年4月人才引进到复旦大学工作。近些年来在国内外学术期刊和会议上发表研究论文20篇，其中被SCI/EI收录的论文有16篇。另外还有一项国家发明专利。2004年为国际权威杂志IEE Proceedings-Computers and Digital Techniques (计算机与数字技术)期刊审稿人。已经成功指导英国爱丁堡Napier大学一名博士生毕业。
工作背景:
在可编程芯片(CPLD & FPGA) 设计供应商Altera®公司欧洲技术中心研究开发部工作4年多, 从事于Quartus®软件, Excalibur™系列产品 (内嵌ARM®微处理器和内存的可编程芯片), Nios® 通用嵌入式 RISC微处理器, 和HardCopy™ (从FPGA到 ASIC) structured ASIC成套工具的研究, 开发与调试。熟悉硬件和软件以及 SoC/SOPC (System-On-a-Programmable-Chip) 系统的开发与应用。回国后主要从事FPGA软硬件系统的开发、研究和应用。最近开始从事量子计算电路的逻辑设计和优化。
研究与开发领域
l 大规模数字集成电路面积，功耗，可测试性，和可布线性(routability)的优化。
l 面向可编程芯片(CPLD & FPGA)的EDA软件开发与应用。
l 软/硬件协同设计(SW/HW co-design) 。
l High-Level Synthesis优化算法。
l 嵌入式SoC/SOPC系统的开发与应用，特别是计算复杂，并行性和实时性要求高的应用场合。
l 面向Reconfigurable Computing的可编程芯片结构研究。
l 量子计算的电路设计优化。
其它:
l 第14届VLSI(超大规模集成电路)设计国际会议评审员 (14th International Conference on VLSI Design, IEEE Computer Society, Los Alamitos, California, U.S.A, 2001)。
l The 6th INTERNATIONAL CONFERENCE ON ASIC (ASICON 2005), “VLSI design” Session Chair, Shanghai, China, October 24-27, 2005,
l 指导学生参加"Altera杯"中国第五届研究生EDA电子设计竞赛，获团体金奖，清华大学，2005。