CMOS功耗模型
目前，CMOS工艺在集成电路特别是数字IC中应用得很普遍。由于CMOS电路在输入稳定的时候总有一个管子截止，所以它的静态功耗在理想情况下应该是零，但这并不代表静态功耗真的为零，实际上CMOS电路的静态功耗就是指电路中的漏电流(这里不考虑亚阈值电流)。 CMOS电路功耗的主要来源是动态功耗，它由两部分组成：开关电流和短路电流。所以，整个CMOS电路的功耗如右式所示。
其中:
第一部分P是开关电流产生的动态功耗；
第三部分P是动态情况下P管和N管同时导通时的短路电流产生的动态功耗；
而第二部分P是由扩散区和衬底之间的反向偏置漏电流产生的静态功耗。
在这三项中,第一部分P大约占电路功耗的80% ，因而这里就只考虑开关电流所产生的动态功耗。
开关电流是这样产生的：在CMOS电路，当输入为“0”时，PMOS导通，电源通过 PMOS向负载电容充电；而当电路输入为“1” 时，负载电容又会通过NMOS向地放电。开关电流就是不断对负载电容充放电所产生的。
一个CMOS反相器由开关电流引起的平均动态功耗如下式所示。
其中:
CL是负载电容，
VDD是电路的电压，
f是时钟频率。
Pleakage=Vddileakage
其中：
Vdd是电路的电压，
ileakage是漏电电流
Pshort=fVddishort
其中：
f是时钟频率，
Vdd是电路的电压
ishort是短路电流
所以，要想降低电路的功耗就应该降低电路的电压和频率。