双端口存储器

由于中央处理器(CPU)和主存储器是用不同的材料制成的,因而它们之间在速度上是不匹配的,更何况在一个CPU周期中可能需要几个存储器字.这种情况变成为限制高速计算机的主要问题.

 为了使CPU不致因为等待存储器读写操作的完成而无事可做,可以采取一些加速CPU和存储器之间有效传输的特殊措施:

 （1）采用更高速的主存储器，或加长存储器的字长；

 （2）采用并行操作的双端口存储器；

 （3）在CPU和主存储器之间插入一个高速缓冲存储器（Cache），以缩短读出时间；

 （4）在每个存储器周期中存取几个字．(采用交叉存储器)

1.双端口存储器的逻辑结构

双端口存储器是指同一个存储器具有两组相互独立的读写控制线路,由于进行并行的独立操作，是一种高速工作的存储器。

2K×16位双端口存储器IDT7133的逻辑功能方框图演示

当两个端口的地址不相同时，在两个端口上进行读写操作，一定不会发生冲突。当任一端口被选中驱动时，就可对整个存储器进行存取，每一个端口都有自己的片选控制和输出驱动控制。

2.无冲突读写控制

当两个端口的地址不相同时，在两个端口上进行读写操作，一定不会发生冲突。当任一端口被选中驱动时，就可对整个存储器进行存取，每一个端口都有自己的片选控制和输出驱动控制。

3.有冲突的读写控制

 当两个端口同时存取存储器同一存储单元时，便发生读写冲突。为解决此问题，特设置了BUSY标志。由片上的判断逻辑决定对哪个端口优先进行读写操作，而暂时关闭另一个被延迟的端口。

总之，当两个端口均为开放状态（BUSY为高电平）且存取地址相同时，发生读写冲突．此时判断逻辑可以使地址匹配或片使能匹配下降至5ns，并决定对哪个端口进行存取．