VerilogHDL与数字系统设计简明教程
版权信息书 名: VerilogHDL与数字系统设计简明教程
作者：吴戈
出版社：人民邮电出版社
出版时间： 2009
ISBN: 9787115193667
开本： 16
定价: 35.00 元
内容简介《VerilogHDL与数字系统设计简明教程》分3部分，第1部分(第1～6章)是语法部分，详细讲解VerilogHDL语法知识和基本应用；第2部分(第7～9章)是实例部分，通过从已公布的成熟源代码中精选的50多个最具代表性的建模实例，辅以框图和详细注释帮助读者理解程序，从而学习典型电路单元的建模方法；第3部分(第10章)是系统设计实战，为初学者展示了一个小型系统的详细设计流程。
《VerilogHDL与数字系统设计简明教程》内容丰富、实用性强，适合高等院校相关专业高年级学生和研究生学习和阅读，对参加相关工作的工程技术人员也有很强的参考价值。
编辑推荐VerilogHDL发展至今20多年中积累的文档、书籍和各种资料可谓不计其数，《VerilogHDL与数字系统设计简明教程》力图从这些资料中，找到适合初学者学习的内容，用一种更好的组织方式，将之呈现给读者。
以语法讲解和程序分析为主，告诉读者VerilogHDL是什么、如何写、如何用，面对一段写好的程序如何做出正确分析，并最终掌握设计流程和建模方法。
实例丰富、注释和分析详尽，可以在设计阶段直接使用书上的程序，从而节省时间。
目录第1章初识VerilogHDL1
1.1什么是VerilogHDL1
1.2主要功能1
1.3设计流程2
1.4基本结构2
1.4.1模块的概念3
1.4.2模块调用4
1.4.3测试模块5
1.5程序设计基础6
1.5.1程序格式7
1.5.2注释语句7
1.5.3标识符和关键词8
1.5.4参数声明8
1.5.5预处理指令8
第2章数据类型与表达式12
2.1数据类型12
2.1.1常量12
2.1.2变量14
2.2表达式21
2.2.1操作数21
2.2.2操作符24
第3章行为建模方法32
3.1数据流行为建模32
3.1.1连续赋值语句32
3.1.2线网声明赋值33
3.1.3时延的概念34
3.1.4线网时延35
3.1.5用数据流建模方式实现1位全加器36
3.2顺序行为建模36
3.2.1过程结构语句36
3.2.2时序控制42
3.2.3语句块45
3.2.4过程性赋值48
3.2.5if语句55
3.2.6case语句58
3.2.7循环语句60
3.2.8握手协议实例63
第4章结构建模方法65
4.1VerilogHDL内置基元66
4.1.1内置基本门66
4.1.2上拉、下拉电阻70
4.1.3MOS开关71
4.1.4双向开关73
4.1.5给基元定义时延74
4.1.6描述实例数组74
4.1.7内置基元建模实例74
4.2用户定义基元76
4.2.1UDP的定义76
4.2.2组合电路UDP77
4.2.3时序电路UDP78
4.2.4VerilogHDL速记符号80
4.2.5电平触发和边沿触发混合的UDP81
4.3模块实例化83
4.3.1端口关联方式83
4.3.2悬空端口85
4.3.3端口匹配85
4.3.4模块参数值86
4.3.5建模实例88
4.4行为描述和结构描述的混合使用90
第5章任务、函数及其他91
5.1任务91
5.1.1任务定义91
5.1.2任务调用92
5.2函数94
5.2.1函数定义94
5.2.2函数调用95
5.3系统任务和函数96
5.3.1显示任务96
5.3.2文件输入/输出任务99
5.3.3时间标度任务101
5.3.4仿真控制任务102
5.3.5时序验证任务102
5.3.6仿真时间函数102
5.3.7实数变换函数103
5.3.8随机函数103
5.4其他重要概念104
5.4.1禁止语句104
5.4.2命名事件105
5.4.3层次路径名107
5.4.4共享任务和函数109
5.4.5VCD文件111
5.4.6指定块117
5.4.7强度117
第6章编写测试程序120
6.1测试模块120
6.2产生输入信号121
6.2.1特定值序列121
6.2.2重复模式123
6.3从文本文件中读取向量127
6.4向文本文件中写入向量129
6.5测试程序实例130
6.5.1半加器130
6.5.25位计数器131
6.5.32选1选择器133
6.5.42-4解码器134
6.5.5D触发器135
第7章初级建模实例138
7.1触发器138
7.1.1上升沿触发器138
7.1.2带异步复位端的上升沿触发器139
7.1.3带异步置位端的上升沿触发器140
7.1.4带异步复位端和异步置位端的上升沿触发器140
7.1.5带同步复位端的上升沿触发器141
7.1.6带同步置位端的上升沿触发器142
7.1.7带异步复位端和输出使能端的上升沿触发器142
7.2锁存器143
7.2.1带使能端的锁存器143
7.2.2可异步选通数据的锁存器143
7.2.3可选通使能端的锁存器144
7.2.4带异步复位端的锁存器145
7.3编码器145
7.4解码器146
7.5多路数据选择器147
7.5.1用if-else构造的4选1选择器147
7.5.2用case构造的4选1选择器148
7.5.3用case构造的12选1选择器149
7.5.4带忽略位的多路选择器150
7.6计数器151
7.6.1带计数使能端和异步复位端的8位计数器151
7.6.2可设定计数输出并带异步复位端的8位计数器152
7.6.3可设定计数输出并带使能端、进位端和复位端的8位计数器153
7.7输入输出缓冲器154
7.7.1三态缓冲器154
7.7.2双向缓冲器155
7.8加法器156
7.8.1半加器156
7.8.2全加器157
7.8.3串行进位加法器159
7.8.4超前进位加法器160
7.9移位寄存器165
7.10频率转换器166
7.11模数转换器169
第8章高级建模实例172
8.1状态机建模172
8.1.1乘法器状态机172
8.1.2交互状态机174
8.1.3Moore型有限状态机178
8.1.4Mealy型有限状态机180
8.2序列检测器182
8.3FIFO(先入先出电路)185
8.3.116×16FIFO185
8.3.24×16FIFO187
8.4UART(通用异步收发器)196
第9章程序综合实例208
9.1可综合设计208
9.1.1综合的概念208
9.1.2可综合209
9.1.3可综合及不可综合的结构209
9.2综合实例210
9.2.1组合逻辑电路210
9.2.2时序逻辑电路211
9.2.3存储器224
9.2.4布尔方程225
9.2.5有限状态机226
9.2.6通用移位寄存器232
9.2.7算术逻辑单元(ALU)233
9.2.8二进制计数器236
9.2.9加法器237
9.2.10数值比较器237
9.2.11解码器238
9.2.12三态门240
9.2.13序列检测器241
第10章系统设计实战244
10.1系统功能分析244
10.1.1计算机的基本结构245
10.1.2典型微处理器系统结构及工作原理245
10.1.3普通计算器的基本结构247
10.2系统设计规划247
10.2.1系统功能模块划分247
10.2.2键盘输入模块249
10.2.3寄存器组251
10.2.4算术逻辑单元252
10.2.5显示部分255
10.2.6系统结构257
10.3程序设计与仿真258
10.3.1键盘输入模块程序与仿真258
10.3.2ALU模块程序与仿真263
10.3.3显示部分程序与仿真283
10.3.4顶层模块程序设计292
10.4逻辑综合292
……