ASIC与Verilog数字系统设计
图书信息
书 名: ASIC与Verilog数字系统设计
作者：陈林
出版社：华中科技大学出版社
出版时间： 2009年10月
ISBN: 9787560957197
开本： 16开
定价: 24.80 元
内容简介《ASIC与Verilog数字系统设计》从实用角度出发，系统地介绍了大规模可编程逻辑器件、EDA设计工具和数字系统设计方法。主要内容包括四个部分：第1部分介绍数字系统的概念、设计思想、设计过程，以及基本模块电路设计和系统设计的概念、方法和原则；第2部分以Altera公司的产品为例，介绍了CPLD和FPGA器件的结构原理；第3部分结合实例全面系统地介绍了MAX+PLUSⅡ软件和QuartusⅡ软件的功能特点和使用方法；第4部分通过大量实例深入浅出地展示了Verilog HDL语言的设计方法和技巧，并进一步介绍了用Verilog HDL进行数字系统设计的方法。
全书内容翔实，图文并茂，方法实用，易读易懂，并由浅人深地配有几十个实例和12个实验。既可作为高等院校本、专科生的可编程逻辑器件、数字系统设计和课程设计等课程的教材或教学参考书，也可作为电子工程技术人员的技术参考书和EDA设计入门读物。
图书目录第1章 数字系统设计与PLD
1.1 数字系统设计
1.2 EDA和PLD发展概况
1.3 EDA设计流程及其工具
1.4 IP核
思考题和习题
第2章 可编程逻辑器件的结构与应用
2.1 概述
2.2 简单PLD的基本结构
2.3 CPLD结构与工作原理
2.4 FPGA结构与工作原理
2.5 各PLD公司产品概述
2.6 PLD的编程与测试技术
思考题和习题
第3章 Altera可编程逻辑器件开发软件
3.1 MAX+PLUSⅡ软件介绍
3.2 QuartusⅡ的应用
思考题和习题
第4章 Verilog HDL硬件描述语言
4.1 Verilog HDL语言简介
4.2 Verilog HDL语言基础知识
4.3 Verilog HDL的结构描述方式
4.4 Verilog HDL的数据流描述方式
4.5 Verilog HDL的行为描述方式
4.6 task和function
4.7 Verilog HDL描述的可综合性分析
思考题和习题
第5章 数字电路设计方法
5.1 常用组合逻辑电路的设计应用
5.2 常用时序逻辑电路的设计应用
5.3 有限状态机的设计
5.4 毛刺的消除
思考题和习题
第6章 数字系统综合设计实例
6.1 数码管动态扫描显示电路设计
6.2 矩阵键盘扫描电路设计
6.3 篮球比赛24s设计
6.4 数字钟的层次化设计
6.5 智能洗衣机控制器的设计
6.6 智能电梯控制器的设计
6.7 九九乘法表系统设计
6.8 计算器设计
第7章 数字电路与系统设计实践
实验一 4位全加器设计
实验二 32选1数据选择器设计
实验三 4位超前进位加法器设计
实验四 8位加减法器设计
实验五 十进制计数器设计
实验六 多功能分频器设计
实验七 8位移位寄存器设计
实验八 有限状态机设计
实验九 电子密码锁设计
实验十 健身游戏机设计
实验十一 同步FIFO设计
实验十二 DDS正弦信号发生器设计
附录A Verilog HDL关键宇
附录B CPLD／FPGA实验系统使用说明
参考文献
……