高级ASIC芯片综合
图书信息
书 名: 高级ASIC芯片综合
作者：(Himanshubhatnagar)
出版社：清华大学出版社
出版时间： 2007年06月
ISBN: 9787302148814
开本： 16开
定价: 33.00 元
内容简介《高级ASIC芯片综合》(第2版)(翻译版)描述了使用Synopsys工具进行ASIC芯片综合、物理综合、形式验证和静态时序分析的最新概念和技术，同时针对VDSM（超深亚微米）工艺的完整ASIC设计流程的设计方法进行了深入的探讨。《高级ASIC芯片综合》(第2版)(翻译版)的重点是使用Synopsys工具解决各种VDSM问题的实际应用。读者将详细了解有效处理复杂亚微米ASIC的设计方法，其重点是HDL的编码风格、综合和优化、动态仿真、形式验证、DFT扫描插入、lmks to layout、物理综合和静态时序分析。在每个步骤中，确定了设计流程中每一部分的问题，并详细描述了解决方法。此外，对包括与时钟树综合和links t0 layo[1t等版图相关的问题也进行了较详细的论述。而且，《高级ASIC芯片综合》(第2版)(翻译版)还对Synosys基本的工艺库、HDL编码风格以及最佳的综合解决方案进行了深入探讨。
作者简介Himanshu Bhamagar是位于美国加州新港海滩（Newport Beach）的科胜讯（Conexant）系统公司ASIC设计小组的领导。科胜讯系统公司是世界上最大的专门提供半导体通信电子产品的公司。Himanshu在使用Synopsys和其他EDA工具厂商提供的最新的高性能工具来定义下一代的ASIC设计流程方法学方面具有较深的造诣。
在加入科胜讯之前，Himanshu在新加坡ST微电子工作，该公司的总部位于法国Grenoble。他在斯旺西（Swansea）大学（英国威尔士）获得了电子与计算机科学专业的学士学位。在克莱姆森大学（美国南卡罗来纳州）获得了超大规模集成电路设计专业的硕士学位。
目录第1章 ASIC设计方法学
第2章入门指南静态时序分析与综合
第3章基本概念
第4章Synopsys工艺库
第5章划分和编码风格
第6章设计约束
第7章优化设计
第8章可测性设计
第9章LINKS TO LAYOUT和布图后优化——包括时钟树插入
第10章物理综合
第11章SDF生成——为动态时序仿真
第12章PRIMETIME基础
第13章静态时序分析——使用Prime Time
附录A使用Physical Compiler的一个新的时序闭合方法
附录BMakefile实例