伊藤秀男
伊藤秀男（いとう ひでお）
日本千叶大学教授。略历●出生年分：1946年（昭和21年）
●出身地：千叶县山武市
●现住址：千叶县四街道市
●学历 ： 昭和40（1965）年.3千叶県立成东高校毕业,
昭和44.3千叶工/电気专业毕业
●职业 昭和44（1969）年.4-昭46（1971）年.3 NEC,
昭46（1971）年.4-昭48（1973）年.11 木更津技校/电助教,
昭48（1973）年.12-昭61（1986）年.3 千叶大学工学部电子专业助教,
昭61（1986）年.4-平2（1990）年.3,千叶大学工学部电子专业副教授
平2（1990）年.4-平6（1994）年.1，千叶大学工学部情报专业副教授,
平6（1994）年.2-平10（1998）年.4，千叶大学工学部情报专业教授,
平10（1998）年.4-，千叶大学工学部情报画像专业教授。
●取得学位：工学博士（东京工业大学,昭59（1984）年.9）
●所属学会：电子情报通信学会,情报处理学会,IEEE,日本信赖性学会
●研究方向：计算器科学/计算器结构/计算器硬件/VLSI设计/测试
●电子情报通信学会/IEEE资深会员
●爱好
☆ 园艺水果：葡萄(巨峰),柿子(富裕,次郎)
☆ 郊游（爬山）
☆另外 钓鱼/围棋/保龄球
●家族：本人,妻子,长女最近讲授科目/校内委员主要最近讲授科目
●信息画像工学演习（工学部/信息画像工学科.1年级）
●计算器系统序论（工学部/信息画像工学科.2年级）
●信息处理论（工学部/共生应用化学科.3年级）
●集成系统设计(大学院自然科学研究科智能信息科学专业(硕士课程))
●高信赖计算器系统设计II(大学院自然科学科信息科学专业(博士课程))
主要的最近校内委员
●原学科长（工学部原信息工学科）（平成13（2001）年）
●学科长（工学部信息画像工学科）（平成15（2003）年）
●原学科长（工学部原信息工学科）（平成16（2004）年）
●学年负责（工学部信息画像工学科）（平成14（2002）年入学）
●亚洲综合性工学构造委员（工学部,信息环境部门代表）（平成16（2004）-18（2006）年）
●专业长(大学院自然科学研究科智能信息工学专业(硕士课程))（平成18（2006）年）主要的社会性活动经历●电子通信学会(电子情报通信学会)会员（1971年-）
●情报处理学会会员（1974年-）
●IEEE会员（Computer Society）（1988年-）
●日本信赖性学会会员（1997年-）
●IEEE Defect and Fault Tolerance in VLSI Systems国际会议程序委员（1992年-）
●电子情报通信学会D分册论文杂志编辑委员会委员长（从1993年到1995年）
●电子情报通信学会集成功能信息系统(第2种)研究专业委员会委员长（从1997年到1999年）
●电子情报通信学会集成功能信息系统英文论文专刊编辑委员会委员长（2001年8月）
●电子情报通信学会耐故障系统研究专业委员会委员长（从2000年到2002年）
●电子情报通信学会"「ｲﾝﾀｰﾈｯﾄ环境でのデータ工学とﾃﾞｨﾍﾟﾝﾀﾞﾋﾞｨﾘﾃｨ」"日文论文专刊编辑委员会委员长（2002年9月）
●PRDC2002 (IEEE Pacific Rim International Symposium on Dependable Computing 2002)执行委员长（2002年12月）
●DFT-VLSI2005(The 20th IEEE International Symposium on Fefect and Fault-Tolerance in VLSI Systems)
Program Chair（2005年10月）
●DFT-VLSI2006(The 21st IEEE International Symposium on Fefect and Fault-Tolerance in VLSI Systems)
General Chair（2006年10月）最近研究内容研究概要
VLSI高信赖技术。
研究课题
●VLSI设计EDA(EDA)：Electronic Design Automation)
●高信赖VLSI设计
●高信赖产业系统
☆与企业的共同研究最近学会发表论文
●Abderrahim Doumar* and Hideo Ito（*Cambridge University）: Detecting,
Diagnosing, and Tolerating Faults in SRAM-Based Field Programmable Gate Arrayys:
A Survey, IEEE Transactions on Very Large Scale Integration (VLSI) Systems,
Vol. 11, No.3, June, pp.386-405, 2003.
●Gang Zeng* and Hideo Ito（*大学院学生） : Hybrid Pattern BIST
for Low-Cost Core Testing Using Embedded FPGA Core, IEICE Trans. Inf. & Syst.,
Vol.E88-D, No.5, pp.984-992, May 2005.
●Gang Zeng* and Hideo Ito（*大学院学生） : X-Tolerant Test Data Compression
for SOC with Enhanced Diagnosis Capability, IEICE Trans. Inf. & Syst.,
Vol.E88-D, No.7, pp.1662-1670, July 2005.
●Kazuteru Namba and Hideo Ito : Deterministic Delay Fault BIST
Using Adjacency Test Pattern Generation, IEICE Trans. Inf. & Syst.,
Vol.E88-D, No.9, pp.2135-2142, Sep. 2005.
●Kazuteru Namba and Hideo Ito : Scan Design for Two-Pattern Test
without Extra Latches, IEICE Trans. Inf. & Syst., Vol.E88-D, No.12,
pp.2777-2785, Dec., 2005.
●Gang Zeng* and Hideo Ito（*大学院学生） : Concurrent Core Testing
for SOC Using Merged Test Set and Scan Tree, IEICE Trans. Inf. & Syst.,
Vol.E89-D, No.3, pp.1157-1164, March, 2006.
●Kazuteru Namba and Hideo Ito : Proposal of Testable Multi-Context FPGA
Architecture, IEICE Trans. Inf. & Syst., Vol.E89-D, No.5, pp.1687-1693, May, 2006.
●Kazuteru Namba and Hideo Ito : Redundant Design for Wallace Multiplier,
IEICE Trans. Inf. & Syst., Vol.E89-D, No.9, pp.2512-2524, Sep., 2006.
国际会议发表
●Gang Zeng* and Hideo Ito（*大学院学生） : Efficient Test Data Decompression for
System-on-a-Chip Using an Embedded FPGA Core, IEEE International Symposium
on Defect and Fault Tolerantce in VLSI Systems (DFT'2003), (Boston,),
p.134-p.142, Nov. 3-5 (2003).
●Manabu Sueishi*, Masato Kitakami, and Hideo Ito（*大学院学生）：
Fault-Tolerant Message Switching Based on Wormhole Switching and Backtracking,
10th IEEE International Symposium on Pacific Rim Dependable Computing (PRDC 2004),
(Tahiti), p.183-p.190, March.3-5 (2004).
●Gang Zeng* and Hideo Ito（*大学院学生） : Hybrid BIST for System-on-a-Chip
Using an Embedded FPGA Core, 22nd IEEE International Symposium on VLSI
Test Symposium (VTS04), (Napa Valley, California), p.353-p.358, Apr.25-29 (2004).
●Gang Zeng* and Hideo Ito（*大学院学生） : Non-Intrusive Test Compressionfor SOC
Using Embedded FPGA Core, 19th IEEE International Symposium on Defect and
Fault Tolerance in VLSI Systems (DFT2004), (Cannes, France), p.413-421,
Oct.11-13 (2004).
●Kentaroh Katoh*, Abderrahim Doumar**, and Hideo Ito（*大学院学生，
**Alakhawayn University, Morocco）：Design of On-Line Testing for SoC woth
IEEE P1500 Compliant Cores using Reconfigurable Hardware and Scan Shift,
11th IEEE International On-Line Testing Symposium (IOLTS 2005),
(Saint Raphael, French Riviera, France), p.203-p.204, July 6-8-5 (2005).
●Gang Zeng* and Hideo Ito（*大学院学生） : Concurrent Core Test
for Test Cost Reduction Using Merged Test Set and Scan Tree,
2005 IEEE International Conference on Computer Design :
VLSI in Computers & Processors, (ICCD2005), (San Jose, California), pp.143-146,
Oct..2-5 (2005).
●Gang Zeng* and Hideo Ito（*大学院学生） : Concurrent Core Test for SOC
Using Shared Test Set and Scan Disable, Proceedings on Design, Automation
and Test Europe (DATE06), (Munich, Germany), pp.1045-1050, March 6-10 (2006).
●Kentaroh Katoh*, and Hideo Ito（*大学院学生）：Built-In Self-Test for PEs of
Coarse Grained Dynamically Reconfigurable Devices,
11th IEEEEuropian Test Symposium (ETS06), (Couthampton, United Kingdom),
pp.69-74, May 21-24 (2006).
●Yoichi SASAKI*, Kazuteru NAMBA, and Hideo Ito（*大学院学生） :
Soft Error Masking Circuit and Latch Using Schmit Trigger Circuit,
21th IEEE International Symposium on Defect and Fault Tolerance
in VLSI Systems (DFT2006), (Arlington, Washington D.C.), pp.327-335-, Oct.4-6 (2006).
研究会报告
●大冢阳介*，北神正人， 伊藤秀男（*大学院学生）：ソフトウェアを用いたPCS方式
ルーティング，电子情报通信学会，机能集积情报システム研究会，FIIS03, No.116,
pp.1-13（2003年3月7日）.
●徐 炳亿*，难波一辉，伊藤 秀男（*大学院学生）：テスト数を小さくした
マルチコンテキストFPGAの故障検出，电子情报通信学会，机能集积情报システム研究会，
FIIS03, No.122, pp.1-7（2003年６月１３日）．
●末石学*，北神正人， 伊藤秀男（*大学院学生）：Wormhole方式を基にした
バックトラック可能な耐故障スイッチング，电子情报通信学会，ディペンダブル
コンピューティング研究会，Vol.103, No.134, pp.1-8（2003年６月２０日）.
●曾刚*，伊藤 秀男（*大学院学生）：Hybrid Pattern BIST for Core Test Using
an Embedded FPGA Core，电子情报通信学会，机能集积情报システム研究会，FIIS03,
No.123（2003年１０月１７日）．
●蔡伯川*，北神正人，伊藤 秀男（*大学院学生）：并列计算机におけるチェックポイント
取得レイテンシの削减法，电子情报通信学会，机能集积情报システム研究会，FIIS03,
No.124（2003年１０月１７日）．
●冈野雅典*，北神正人，伊藤 秀男（*大学院学生）：计算机资源の提供・募集が可能な
计算机クラスタ，电子情报通信学会，ディペンダブルコンピューティング研究会，
Vol.103, No.535, pp.43-48（2003年12月19日）
●加藤健太郎，伊藤秀男：プログラマブルコアを用いるSOCのBIST，第５０回FTC研究会,
p.1-p.6（2004年1月22日）.
●本田圭一*，难波一辉，伊藤 秀男（*大学院学生）：乗算器の冗长化による
高歩留り化设计の検讨，电子情报通信学会，机能集积情报システム研究会，
FIIS04, No.132（2004年3月19日）．
●高桥孝太*，难波一辉，伊藤 秀男（*大学院学生）：决定论的遅延故障BISTの
ハードウェア量削减法，电子情报通信学会，机能集积情报システム研究会，FIIS04,
No.133（2004年3月19日）．
●小泉隼彦*，难波一辉，伊藤 秀男（*大学院学生）：６値论理を用いた
2パターンテストデータの圧缩，电子情报通信学会，机能集积情报システム研究会，
FIIS04, No.141（2004年6月11日）．
●加藤健太郎，Abderrahim Doumar*, 伊藤秀男（*Alakhawayn University）：
FPGA内臓SOCの観测スキャン利用オンラインチェック，第５１回FTC研究会,
p.1-p.8（2004年７月１５日）.
●难波一辉，伊藤 秀男：SoCの阶层型ホモジーニアス欠陥救済方式，
第５１回FTC研究会, p.1-p.9（2004年７月１７日）.
●曾刚*，伊藤 秀男（*大学院学生）：Sharing Test Patterns
for Multiple Cores Using Scan Chain Disable，电子情报通信学会，
机能集积情报システム研究会，FIIS04, No.145（2004年10月29日）．
●鳄渊智弘*，难波一辉，伊藤 秀男（*大学院学生）：
アルゴリズムの改良による遅延故障BISTの回路量削减，电子情报通信学会，
机能集积情报システム研究会，FIIS04, No.146（2004年10月29日）．
●Masato Kitakami，Manabu Sueishi*，Hideo Ito（*大学院学生）：
Fault-Tolerant Wormhole Switching with Backtracking Capability，电子情报通信学会，
机能集积情报システム研究会，FIIS05, No.153（2005年3月18日）．
●难波一辉，伊藤 秀男：欠陥救済Wallace 乗算器の设计，电子情报通信学会，
机能集积情报システム研究会，FIIS05, No.158（2005年6月10日）．
●曾刚*，伊藤 秀男（*大学院学生）：Low-Cost IP Core Test
Using Multiple-Mode Loading Scan Chain，电子情报通信学会，机能集积情报システム研究会，
FIIS05, No.164（2005年9月30日）．
●姚玉敏*，加藤健太郎，难波一辉，伊藤 秀男（*大学院学生）：
粗粒度动的再构成可能デバイスのＰＥ部テストのためのＤＦＴ，
第５４回FTC研究会, p.1-p.8（2006年1月１２日）.
●伊吹豊*，难波一辉，北神正人，伊藤 秀男（*大学院学生）：
情报検索サーバを用いたホームネットワークの设定自动化手法，
电子情报通信学会第种研究会，サイバーワールド（CW）第２回研究会，
pp.21-26（2006年1月20日）．
●川口裕太郎*，难波一辉，北神正人，伊藤 秀男（*大学院学生）：
RFIDを用いた情报家电操作支援システム，电子情报通信学会第种研究会，
サイバーワールド（CW）第２回研究会，pp.27-32（2006年1月20日）．
●榎本优二*，难波一辉，伊藤 秀男（*大学院学生）：
缩退故障検出可能な耐ソフトエラーラッチの提案と评価，电子情报通信学会，
机能集积情报システム研究会，FIIS06, No.173（2006年3月3日）．
●小泉隼彦*，难波一辉，伊藤 秀男（*大学院学生）：２－パターンテストデータ圧缩と
マルチスキャン操作，电子情报通信学会，机能集积情报システム研究会，
FIIS06, No.174（2006年3月3日）．
●加藤健太郎，姚玉敏*，难波一辉，伊藤 秀男（*大学院学生）：
粗粒度动的再构成可能デバイスのＰＥ部テストのためのＤＦＴ，电子情报通信学会，
ディペンダブルコンピューティングシステム研究会, p.1-p.8（2006年４月１４日）.